ASICs und FPGAs haben routinemäßig Millionen von Ports mit Speichern, Transceivern, Drittanbieter-IP und Prozessorkernen. Das Debuggen von Problemen im Labor und durch Simulationen kann zeitaufwändig und komplex sein. Designer benötigen Validierungstools, die Probleme schnell identifizieren können, um Validierungs- und Debugging-Zeiten vor der Simulation, Synthese und vor dem Brennen von Chips im Labor zu verkürzen.
Klicken Sie für detaillierte Informationen: RTL Suite analysieren