ASICs und FPGAs haben viele falsche Pfade und Multi-Loop-Pfade, die Anwendungstools versuchen zu optimieren, um Timing-Ziele festzulegen. Diese Pfade können dazu führen, dass kritische Pfade das Timing verpassen und Betriebszeit und Systemspeicher verschwenden. Das Hinzufügen von Einschränkungen für falsche Pfade bewirkt, dass das Synthesewerkzeug nur auf notwendigen Pfaden arbeitet, die bessere Ergebnisse für ein Design liefern. Blue Pearl bietet eine Möglichkeit, die Generierung falscher Pfade zu automatisieren, die nach Designänderungen ausgeführt werden kann. In einem typischen Design kann es eine beträchtliche Anzahl falscher Pfade oder mehrere Schleifenpfade geben. Sie alle auf Synthese oder Ground & Route zu übertragen, kann für diese Tools sehr teuer und ermüdend sein. Die intelligente SDC-Herstellung von Blue Pearl begrenzt die Anzahl der ausgelösten Ausnahmen, liest kritische Pfadinformationen und akzeptiert mehrere Formate.

Klicken Sie für detaillierte Informationen: SDC-Generation