„Ingenieurausbildungsprogramm für Neuabsolvente“
Ein spezielles „Ingenieur-Ausbildungsprogramm“, an dem frischgebackene Ingenieure, die bei ElectraIC arbeiten, während ihrer Probezeit teilnehmen…
ElectraIC ist mit seinen speziellen Anwendungen für seine Mitarbeiter weiterhin das führende Unternehmen der Branche. Das Unternehmen bietet jungen Ingenieuren die Möglichkeit, in das von ihm entwickelte EIC Akademie-Programm aufgenommen zu werden.
Junge Ingenieure, die an dem 8-wöchigen Intensiv-Ingenieur-Trainingsprogramm von Experten im Rahmen der EIC-Akademie teilnehmen, können so besser gerüstet ins Berufsleben starten. Das Programm umfasst Schulungen zu unterschiedlichen Themen im Bereich der Elektrotechnik, reale Projektanwendungen und die Vorbereitung einer Präsentation mit den in den Schulungen erworbenen Kenntnissen.
Zu Beginn ihrer Tätigkeit bei ElectraIC nimmt ein Team aus mindestens sechs und maximal zehn jungen Ingenieuren an einem achtwöchigen Intensivprogramm teil.
In der vierten und achten Woche des Programms erhält jeder Teilnehmer eine ausführliche Feedback-Auswertung von Ingenieuren, die Experten auf ihrem Gebiet sind.
Schulungen im Rahmen der EIC-Akademie werden von zertifizierten Trainern durchgeführt. Die Projektumsetzungen werden unter der Beratung von Fachingenieuren durchgeführt. Die Bewertungen werden von Gruppen von mindestens drei Fachingenieuren vorgenommen.
Um durch den Abschluss des EIC-Akademie Programms in die ElectraIC-Familie aufgenommen zu werden, müssen die Kandidaten die in der vierten und achten Woche durchgeführten Evaluationen erfolgreich bestehen.
Das Programm wird durch 4 Doulos-Trainings unterstützt:
Dieses sehr spezielle Programm, angereichert mit den Schulungen von Doulos, das auch Schulungen für große Unternehmen wie ARM, Raytheon, MBDA, ST anbietet, wird nach dem Personalbedarf von ElectraIC organisiert.
Klicken Sie hier, um die EIC-Akademie-Broschüre herunterzuladen.
| Digitales Design und VHDL | |
|---|---|
| 1. Woche | Digitales Design und VHDL Schulung |
| 2. Woche | Design mit VHDL |
| 3. Woche | Validierung mit VHDL |
| 4. Woche | RTL-Validierung und FPGA-Kartentests |
| System Verilog und UVM | |
|---|---|
| 5. Woche | SystemVerilog Schulung |
| 6. Woche | UVM-Schulung und Anwendung |
| 7. Woche | Validierung mit VIP |
| 8. Woche | Dokumentation zur Validierung |
